V/SV 时延控制

2021-10-06 11:06:58 阅读：163 来源： 互联网

标签：fork 控制 begin end int initial SV 时延 join

例1. (AMD) 打印结果是什么？

module tb();
int int_a,int_b;
initial begin
	fork
		begin
		#2; 
		int_a=1;
		int_b=2;
		end 
		#3; 
		int_a=4;
 	join
#1;
int_b=3;
$display("%d", int_a+int_b);
#100 $stop;
end
endmodule

4
在这里插入图片描述
如果改成

initial begin
	fork
		...
		begin
		#3; 
		int_a=4;
		end
 	join

或

	fork
		...
		#3 int_a=4;
 	join

结果均是7
在这里插入图片描述
解析：

begin-end内各部分串行且延时累加，先执行完fork-join，再依次执行#1，int_b=3, display
fork-join内各部分并行且延时是相对共同起始点的绝对值，所以修改前同时执行begin-end, #3, int_a=4，所以这里int_a在0ns就被赋值为4了；修改后同时执行两个begin-end，int_a在3ns被赋值为4

Verilog 时序控制
https://www.runoob.com/w3cnote/verilog-timing-control.html

标签：fork,控制,begin,end,int,initial,SV,时延,join
来源： https://blog.csdn.net/luoai_2666/article/details/120622180

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。

ICode9

V/SV 时延控制