标签：Modlsim 06 Resetn Quartus Clock 29 实验 2021 软件

1.实验目的：下载Quartus软件与Modlsim并进行Verilog  Modelsim仿真

2.实验内容：参考老师发的视频的代码，然后用Quartus ii 和Modlsim进行仿真

3.实验原理：按照视频上的内容，书写和运行代码，完成仿真操作。

4.实验工具Quartus软件、Modlsim软件、pc机。
5.实验截图：

6.实验代码：module upcount (R, Resetn, Clock, E,L,Q);input [3:0] R;

input Resetn, Clock, E, L;

output reg [3:0] Q;

always @(negedge Resetn, posedge Clock)if (!Resetn)

Q<=0;

else if(L)

Q<= R;

else if(E)

Q<=Q+ 1;

endmodule

7.实验视频：

<iframe allowfullscreen="true" data-mediaembed="tencent" id="OusLsRxi-1624978181603" src="https://v.qq.com/txp/iframe/player.html?vid=u32560eyoqz"></iframe>

期末

8.软件下载网站：

1、Quartus软件下载链接：
https://pan.baidu.com/s/1k_pr6xnKMZyzAh_nyej7yQ 提取码:7330

2、Modelsim 10.x软件下载链接：
https://pan.baidu.com/s/1PoKk4W_SG7Zqp9KNuwLdTQ
提取码：m7ja
 

标签：Modlsim,06,Resetn,Quartus,Clock,29,实验,2021,软件
来源： https://blog.csdn.net/qq_58007603/article/details/118345705

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。