快速链接: . ???????????? 个人博客笔记导读目录(全部) ???????????? 在中断流程举例的章节中，图中第1步骤中，给REE的SCR.FIQ=1, 在normal EL0/EL1或EL3时来了一个secure group1的中断，该中断将会被标记为FIQ，target到EL3，然后在EL3的软件逻辑，会将CPU切换到TEE进行处理… 以上的流程
★★★ 个人博客导读首页—点击此处 ★★★ 文章目录 1、ARMV8 SCR.FIQ/SCR.IRQ的bit位定义 2、SCR.FIQ/SCR.IRQ的配置 1、ARMV8 SCR.FIQ/SCR.IRQ的bit位定义 意思就是说，如果SCR.IRQ=0，IRQ中断不会target到EL3，如果SCR.IRQ=1，则IRQ将会被target到EL3 同样FIQ也是如此，如果SCR
目录 1、PSTATE中的DAIF中的I和F 2、SCR_EL3, Secure Configuration Register ★★★ 友情链接 : 个人博客导读首页—点击此处 ★★★ 1、PSTATE中的DAIF中的I和F static inline void arch_local_irq_enable(void) { asm volatile( "msr daifclr, #2 // arch_local_irq_
在armv8中，有EL0、EL1、EL2、EL3四个权限级别. 低级别像高级别切换是通过触发异常来进行的。例如： 1、在EL0时调用svc指令，触发一个同步异常,cpu则会陷入EL1； 2、在EL0时来了一个IRQ或FIQ，会触发一个异步异常,cpu则会陷入EL1或EL2或EL3(根据SCR寄存器中中断的配置来决定)； 高级别向低级
文章目录 1、PSTATE aarch64的读写 2、PSTATE部分状态位的介绍 3、SPSR ：Saved Program Status Registers 4、SCR_EL3, Secure Configuration Register 5、SCTLR_EL1, System Control Register (EL1) 6、TTBR1 TTBR0 Translation Table Base Register 7、ESR_EL3 ★★★ 友情链
0x00 Intro ATF(ARM Trusted Firmware)作为一个bootload，其本身最终要的作用就是load各阶段的镜像到执行地址，然后跳转过去继续执行。 根据以往经验，ARM处理器跳转到不同的镜像可以通过直接修改PC寄存器来实现。当然除了修改PC寄存器可能还需要在跳转之前初始化相关的环境、以
1.前言 ARMV8系统级编程模型主要包括异常级别、运行状态、安全状态、同步异常、异步异常、DEBUG 本文主要对系统级编程模型做一个概要介绍 2. 异常级别 2.1 Exception level概述 ELx（x<4），x越大等级越高，执行特权越高 执行在EL0称为非特权执行 EL2 没有Secure state，只有Non-
