标签：总结 task sv 类型 logic interface bit 部分

1、相比verilog，sv新引入了logic数据类型。sv侧重验证，节省考虑verilog其他细分变量的精力。

2、bit类型仅表示0和1，为二值逻辑。logic类型可以表示0、1、z、x，为四值逻辑。

3、四值逻辑类型：integer、logic、reg、net-type。二值逻辑类型：byte、shortint、int、longint、bit。

4、有符号类型：byte、shortint、int、longint、integer。无符号类型：bit、logic、reg、net-type。

5、定宽数组复制，可直接用“=”；定宽数组的比较，在不使用循环的情况下，可直接利用“==”或者“!=”来比较。

6、module/endmodule、interface/endinterface可以被视为硬件部分。program/endprogram和interface/endinterface可以被视为软件部分。

7、always是用来描述硬件，always中敏感列表是为了模拟硬件信号的触发行为，用来描述硬件时序或组合电路，所以仅用在module或者interface中。

8、sv函数在参数列表中input、output、inout、ref。在声明参数是，可以给入默认数值。例如input [3:0] addr = 0，同时在调用时如果省略该参数的传递，则传递默认值。

9、task相比于function，不同点：①task不能通过return给出返回值，只能通过output、inout或者ref返回；②task内可以置入消耗时间的语句，function不能。

标签：总结,task,sv,类型,logic,interface,bit,部分
来源： https://blog.csdn.net/mushiheng/article/details/115470743

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。