标签：文件 rom modelsim dll 编译 阻态 添加

软件版本：modelsim se-64 2019.2

在网上搜到相关博客《modelsim仿真fifo和rom时候，输出出现高阻》

其中有的操作是无关紧要的：

如：

　　1.  在 ; List of dynamically loaded objects for Verilog PLI applications 下一行处加
　　　　Veriuser = D:/Modeltech/convert_hex2ver.dll
　　　　当然，以上路径为你的convert_hex2ver.dll文件所在处

　　2.   注意，将这个两个文件添加之后需要先编译这两个文件，执行一次完全编译，否则不起作用！

有效操作：

　　3.  找到altera_mf.v和220model.v这2个文件然后把他们一起编译一下就可以了，

　　　  这两个文件在quartus 安装目录eda/sim_lib下。

　　4.  另外加上我自己发现的projects中不能添加多余文件，如图下添加之后输出即为高阻态，

标签：文件,rom,modelsim,dll,编译,阻态,添加
来源： https://www.cnblogs.com/amxiang/p/13661899.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。