标签：ver route modelsim 编译 place xilinx post

ISE post-place&route仿真准备

• 使用目的：post-place&route仿真是综合后考虑门延时而进行的仿真。因为考虑到各个门的延时，所以可以发现行为仿真（behavior simulation）发现不了的问题。

• 前期准备：

  • 因为我使用的modelsim进行的仿真，所以以下解释为基于modelsim。

  1.编译库文件。因为modelsim需要调用xilinx内部元件库的各个门延时数据，所以需要将xilinx内部的simprim_ver库进行编译，并把这个库的地址放到modelsim的库调用文件modelsim.ini中去。

  具体做法参见xilinx给出的library编译过程，我们的目标是编译simprim_ver库。以下两图解释了编译方法。详见xilinx官方文档https://www.xilinx.com/support/documentation/sw_manuals/xilinx11/pp_p_process_compile_hdl_simulation_libraries.htm，https://www.xilinx.com/support/documentation/sw_manuals/xilinx11/ise_c_simulation_libraries.htm

  

2.modelsim引用库文件。记住刚刚simprim_ver库的编译地址，打开modelsim.ini(在modelsim的安装路径下)，在【library】位置加上simprim_ver的地址。重新开modelsim可以在library中看到已添加的simprim_ver库。

3.写好verilog testbench，打开ise sources for，在behavior simulation 下有一个post——route simulation，点击后，在processes中选中modelsim post place&route编译。成功！

• 参考文章
  • https://wenku.baidu.com/view/386597f37c1cfad6195fa797.html
  • https://www.cnblogs.com/kongqiweiliang/p/3268318.html

标签：ver,route,modelsim,编译,place,xilinx,post
来源： https://www.cnblogs.com/samanthadigitalife/p/11878198.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。