标签：引脚 电路 布线 高速 元器件 PCB 时钟

信号线布线基本准则

1. 合理选择层数

2. 减少高速元器件引脚间引线的弯折

3. 缩短高频电路元器件引脚间的引线

4. 减少引线层间交替

5. 对重要信号和局部单元实施包地措施

6. 所有信号布线不能形成环路，也不能形成电流环路

7. 每个集成块附近设置一个高频去耦电容

底线设计

1. 单点接地和多点接地的选择

2. 数模分开

3. 尽量加粗地线

4. 接地线构成闭环

布线后信号完整性仿真

意义

一般根据规则很难保住信号完整性。 元器件模型和PCB制造参数的精确性是决定仿真结果的主要因素

模型选择

IBIS

提高抗电磁干扰能力的措施

需要特别注意抗电磁干扰的系统

• 微控制器时钟频率特别高、总线周期特别快的系统

• 系统含有大功率、大电流驱动电路

• 包含微弱模拟信号电路以及高精度AD转换电路的系统

应采用的抗干扰措施

• 能用低速的芯片就不用高速的

• 可用串电阻的方法降低控制电路上升和下降沿跳变速率

• 尽量为继电器等提供某种形式的阻尼电路

• 使用满足系统要求的最低频率时钟

• 时钟产生器尽量靠近使用该时钟的元器件，

• 用地线将时钟区包起来，时钟线尽量短

• I/O驱动电路尽量靠近PCB边缘。

• MCU无用引脚接高电平或接地或者定义输出端

• 门电路输入端闲置不用不要悬空

• 使用45度折线

• ...................

标签：引脚,电路,布线,高速,元器件,PCB,时钟
来源： https://www.cnblogs.com/liuyuan6624/p/11677007.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。