标签：LVDS 33 support VCCO 3.3 banks bank

在HR bank/HD bank中，支持LVDS的bank使用VCCO 3.3v供电，仅仅需要对端给过来的信号，满足标准的LVDS差模电压/共模电压的标准即可。如下截图：

 限制：

仅能作为input使用，无法作为output。

应用：

硬件上该bank VCCO接3.3V电压，实际vivado中IO电平标准设置为LVDS_25即可。下图为实际在vivado中验证通过的示例。

原理解释：

LVDS_18 LVDS_25 LVDS_33都仅仅是FPGA侧的称呼，区别就是VCCO电压的区别。对于ASSP/ASIC来说，仅有LVDS的说法。只需要信号特性满足LVDS的要求（主要是input/output的差模/共模电压等指标），互相均可以连接。

AR43989

3.3V LVDS:

• The "LVDS_33" I/O Standard that was available in some older FPGA families, is not supported in 7 Series, UltraScale or UltraScale+ devices.
• Neither High Range (HR) banks, High Density (HD) banks, nor High Performance (HP) banks can have their VCCO pins powered at 3.3V (if using LVDS outputs).
• Older families' LVDS_33 outputs might be supportable in the 7 Series, UltraScale and UltraScale+ I/O banks, but care must be used to ensure that:

1. Vin in Table 1 and 2 of the Data Sheet is not violated.
2. VIDIFF and VICM for LVDS (HP banks) or LVDS_25 (HR or HD banks) is not violated.

Running signal integrity simulations using IBIS models might be required in order to insure that those two items are not violated.

标签：LVDS,33,support,VCCO,3.3,banks,bank
来源： https://www.cnblogs.com/xumingzhou/p/16349341.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。