| -full64 | 在64bit模式下编译、仿真，用于64位操作系统 |
|---|---|
| -j8 | 指定编译器可以并行编译的进程数为8 |
| -timescale=1ns/1ps | 指定仿真时间和精度 |
| +libext+.v+.V+.sv+.svh | 识别.v、.sv、.svh等多种格式文件 |
| -sverilog | 支持system verilog 编译 |
| -f xxx.lisf | 指定包含所有设计文件列表的文件名 |
| -top test | 设置顶层模块为test。（指包含DUT和TB的top？） |
| -l xx.log | 编译log输出到指定的文件xx.log |
| +define+XX_MACRO | 定义一个宏变量XX_MACRO，可作用到dut或tb文件中。也可以具体给这个宏定义一个具体的值：+define+XX_MACRO = 9 |
| +incdir+/xx/xx/ | 指定 `include指令使用的包含文件的目录，可以指定多个 |
| -M | 使能增量编译，即编译时只对修改的文件进行重新编译 |
| -R | 编译完成后立即执行simv命令进行仿真；（一般还是先编译，再仿真；方便debug和调试） |
| +memcbk | 使能多维数组变量的回调。为了可以查看多维数组变量的波形（vcs默认是不能查看多维数组或memory型变量） |
| +warn=none | 忽略所有warning，不予显示 |
| +warn=all | 显示所有warning |
生成波形文件：
把数组型数据生成到波形文件中：
标签：选项,文件,仿真,+.,指定,编译,xx,VCS 来源： https://blog.csdn.net/qq_40571921/article/details/122159598
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。