简介、优缺点、历史
1、译为“同步动态随机存取内存”，区别于异步DRAM。
2、同步(Synchronous)：与通常的异步 DRAM 不同， SDRAM 存在一个同步接口，其工作时钟的时钟频率与对应控制器(CPU/FPGA)的时钟频率相同，并且 SDRAM 内部的命令发送与数据传输均以此时钟为基准，实现指令或数据的同步操作；
动态(Dynamic)： SDRAM 需要不断的刷新来保证存储阵列内数据不丢失；
随机(Random)：数据在 SDRAM 中并不是按照线性依次存储，而是可以自由指定地址进行数据的读写。
3、SDRAM 使用至今已过数十载，产品更新历经五代， 分别是：第一代 SDR SDRAM，第二代 DDR SDRAM，第三代 DDR2 SDRAM，第四代 DDR3 SDRAM，第五代， DDR4 SDRAM。
4、优点：空间存储量大、读写速度快以及价格相对便宜。
缺点：由于 SDRAM 需要不断刷新来保证数据的可靠性，以及行列地址线分时复用等原因，使其对操作时序的要求较为严格，进而导致控制逻辑较为复杂。
结构
1、一块存储阵列（行x列），称之为一个逻辑 Bank(Logical Bank，简称L-Bank、 Bank），SDRAM 内部并不是一个全容量的 L-Bank，而是分割为若干个 L-Bank，目前大多为 4 个。若干 L-Bank 的分割，原因有二，一是技术、成本等诸多因素；二是由于SDRAM 的工作原理限制，单一 L-Bank 可能会造成非常严重的寻址冲突，大幅度降低内存效率。
2、SDRAM 的基本存储单位是存储单元，而一个存储单元的容量为若干个 Bit，对于SDRAM 而言就是芯片的位宽，每个 Bit 存放于一个单独的存储体中。存储体是利用电容能够保持电荷以及可充放电的特性制成，主要由行选通三极管、列选通三极管、存储电容以及刷新放大器构成。电容所存储的电荷会随时间慢慢释放，这就需要不断刷新为电容充电，以保证存储数据可靠性。
标签：SDRAM,电容,存储,刷新,Bank,时钟 来源： https://blog.csdn.net/qq_41858135/article/details/121189061
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。