标签：name module 参数传递 WIDTH 参数 Verilog parameter 定义

1、符号常的定义

用parameter来定义一个标志符代表一个常量，称作符号常量，他可以提高程序的可读性和可维护性。

parameter是参数型数据的关键字，在每一个赋值语句的右边都必须是一个常数表达式。即该表达式只能包含数字或先前已经定义的参数。

parameter msb=7; //定义参数msb=7

parameter r=5.7; //定义r为一个实型参数5.7

parameter byte_size=8,byte_msb=byte_size-1; //利用常数表达式赋值

参数型常量经常用于定义延迟时间和变量宽度。在模块和实例引用时，可以通过参数传递改变在被引用模块或实例中已经定义的参数。

参考实例如下：

module exam_prj
　　 #(parameter WIDTH=8) //端口内的参数只能在这使用
　 (
　　 input [WIDTH-1:0] dataa,//[WIDTH-1:0]
　　 input [WIDTH-1:0] datab,
　　 output reg [WIDTH:0] result
　);
　　　　 parameter Conuter_Top = 4’d9;//用于代码部分的参数
　　　　//代码部分省略

2、参数传递

传递的方法：

2.1、module_name #( parameter1, parameter2) inst_name( port_map);

参考实例：

module adder_16(sum,a,b);
　parameter time_delay=5,time_count=10;
　　　　　......
endmodule


module top;
 wire[2:0] a1,b1;
 wire[3:0] a2,b2,sum1;
 wire[4:0] sum2;
 adder_16  #(4,8)  AD1(sum1,a1,b1);//time_delay=4,time_count=8
endmodule

2.2、module_name #( .parameter_name(para_value), .parameter_name(para_value)) inst_name (port map);

module exam_prj_tb;
　exam_prj//---------
  　　　　 #(
      　　　　.WIDTH(8), 
      　　　　.Conuter_Top(4'd5)
  　　　　 )
   　　exam_prj_inst//------*注意例化时的名字在这个位置*
  　　 (
      　　 .dataa(dataa),
       　　.datab(datab),
       　　.result(sum)
  　　 );
endmodule

2.3、在多层次的模块中，改变参数需要使用defparam命令。 defparam Test.T.B1.P=2； //Test、T、B1分别是高层模块中的底层模块实例。

参数需要写绝对路径来指定。

标签：name,module,参数传递,WIDTH,参数,Verilog,parameter,定义
来源： https://blog.csdn.net/qq_45467083/article/details/119274153

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。