标签：语句 case 判断 default endcase else 延时 net8

if 　　else　　语句

case 　　endcase　　语句

if　　else　　不宜叠加太多 会造成线路的延时过多　　每一级都有延时　　尽量不要多于8级

在fpga里都是对应的查找表　　因为逻辑都是映射成查找表

多路选择器　　一下子判断　　没有先后顺序　　满足便执行

always@(posedge　　clk)

　begin　　

　　　case(a)//称为条件 or　地址

　　　　0　　：　b<=0;　　//当a=0 　　执行b<=0;

　　　　1　　:　　b<=1;

　　　　default 　　:　　b<=1;

　　　　endcase

如果没有default　　在仿真中不在选项中的数则维持上一拍的结果不变

时序电路时钟触发不会变成锁存器 　　如果保持的话 就是从寄存器的输出端又送到了输入端而已

标签：语句,case,判断,default,endcase,else,延时,net8
来源： https://www.cnblogs.com/lht-learning/p/15041797.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。